Timing Results: Dual 66 BeBox

IsWriteLock (StackBase)
w1 DEBUG(NO DEBUG)
			RL		RU		Wl		WU		IS		REG	UNREG
	100/10
			55(36)	34(16)	57(54)	13(12)	17(15)	12	11
			54(36)	33(15)	53(52)	11(11)	16(15)	12	11
			53(34)	33(15)	52(50)	11(11)	16(14)	12	11
			51(34)	32(15)	54(51)	12(11)	15(14)	11	10
			
	10/10
			64(39)	37(15)	57(51)	11(11)	18(15)	14	11
			66(40)	38(15)	51(56)	11(11)	19(15)	14	12
			59(37)	41(14)	66(50)	12(11)	21(14)	13	10
			57(38)	32(15)	57(52)	11(11)	16(14)	12	10
			
	0/1
			0(0)	0(0)	59(54)	12(10)	16(14)	0	0
			0(0)	0(0)	58(59)	11(11)	15(16)	0	0
			0(0)	0(0)	87(52)	12(11)	16(13)	0	0
			0(0)	0(0)	58(57)	11(12)	15(14)	0	0
			
wl(rl) DEBUG(NO DEBUG)
	100/10
			51(34)	32(14)	53(51)	12(11)	15(14)	11	11
			50(32)	31(14)	54(53)	12(12)	15(13)	11	10
			54(34)	34(14)	56(50)	12(11)	16(14)	12	11
			57(33)	36(14)	56(51)	12(11)	17(14)	13	12
			
	10/10
			51(32)	29(17)	52(53)	12(11)	14(14)	12	11
			50(32)	29(14)	55(49)	11(10)	14(12)	13	11
			53(37)	30(14)	58(54)	14(11)	15(14)	14	11
			51(30)	30(14)	56(52)	15(10)	14(13)	13	11
			
	0/1
			5(5)	4(4)	56(53)	12(11)	7(7)	0	0
			5(5)	4(5)	57(56)	11(13)	7(8)	0	0
			5(5)	4(6)	59(56)	11(11)	8(7)	0	0
			5(5)	4(4)	50(52)	11(11)	6(7)	0	0
			
wl(rl wl) DEBUG(NO DEBUG)
	100/10
			57(31)	34(14)	28(27)	7(7)	17(13)	13	11
			59(32)	35(15)	29(28)	7(7)	17(13)	13	12
			59(35)	34(15)	30(26)	7(7)	17(15)	13	11
			68(33)	39(15)	32(26)	7(8)	20(14)	14	13
	10/10
			50(42)	29(13)	29(27)	7(6)	13(12)	13	11
			53(34)	29(14)	32(27)	7(6)	13(12)	14	11
			55(33)	30(13)	30(42)	7(8)	14(12)	14	11
			54(36)	30(15)	29(26)	8(6)	13(12)	15	12
			
	0/1
			5(5)	4(4)	27(32)	7(7)	5(5)	0	0
			5(5)	4(4)	29(27)	7(6)	5(5)	0	0
			5(5)	4(4)	30(29)	6(6)	5(5)	0	0
			5(5)	7(5)	28(33)	7(9)	5(6)	0	0

IsWriteLock (No Stack Base)
wl DEBUG(NO DEBUG)
	100/10
			62(36)	35(16)	55(46)	27(26)	18(15)	13	11
			60(33)	37(15)	55(48)	27(26)	17(14)	13	12
			50(33)	32(15)	51(46)	28(26)	14(14)	11	11
			54(30)	34(14)	52(47)	27(26)	16(13)	12	11
			
	10/10 	68(33)	36(14)	51(48)	25(25)	19(14)	14	12
			60(35)	34(26)	55(48)	29(25)	17(15)	13	11
			65(43)	36(17)	62(53)	30(27)	18(17)	14	11
			62(41)	34(15)	62(49)	30(26)	18(16)	13	12	
			
	0/1		0(0) 	0(0) 	60(51) 	30(25) 	24(19) 	0 	0
			0(0) 	0(0) 	53(62) 	25(28)	20(23) 	0 	0
			0(0) 	0(0) 	58(59) 	28(28) 	23(22) 	0 	0
			0(0) 	0(0) 	53(53) 	26(27) 	20(20) 	0 	0
wl(rl) DEBUG 
	100/10
			55(33)	34(15)	51(59)	21(30)	16(14)	12	11
			54(33)	35(15)	52(51)	21(28)	16(14)	12	11
			58(35)	35(15)	53(52)	22(29)	16(15)	12	12
			53(31)	33(15)	50(51)	18(32)	15(14)	12	11
			
	10/10
			59(36)	30(16)	49(49)	19(25)	18(16)	13	11
			50(34)	28(15)	54(50)	20(29)	15(15)	12	10
			60(37)	35(15)	50(46)	18(31)	17(15)	14	13
			53(32)	32(15)	53(47)	21(25)	16(15)	12	11
	
	0/1
			20(19)	13(13)	53(63)	20(29)	15(18)	0	0
			19(17)	13(16)	57(62)	19(29)	15(18)	0	0
			21(15)	13(13)	61(49)	19(28)	16(14)	0	0
			20(18)	14(13)	55(54)	20(27)	15(16)	0	0
	
wl(rl wl) DEBUG 
	100/10
			59(36)	36(16)	36(39)	18(26)	17(15)	13	12
			55(37)	34(16)	32(34)	22(27)	16(15)	12	11
			58(33)	35(15)	48(33)	18(25)	17(14)	12	11
			64(34)	40(15)	40(33)	36(24)	18(14)	12	13
			
	10/10
			52(34)	30(16)	32(36)	17(22)	15(16)	12	10
			60(36)	34(16)	31(53)	17(24)	16(18)	14	11
			51(37)	30(17)	31(36)	16(22)	15(16)	12	11
			50(41)	32(17)	33(35)	17(23)	15(17)	12	13
			
	0/1
			23(17)	13(14)	36(37)	17(16)	15(17)	0	0
			22(18)	13(15)	33(38)	18(23)	14(16)	0	0
			19(16)	12(13)	33(38)	16(23)	13(16)	0	0
			20(20)	13(15)	35(37)	16(23)	14(16)	0	0


-----------------------------------------------------------------
	Early Testing
-----------------------------------------------------------------

		RL		RU		WL		WU		REG		UNREG
NO DEBUG
StackBase - no nesting
100/10	36		17		45		9
100/10	34		17		47		10
10/10	40		18		48		10
10/10	38		16		47		12
100/2	33		17		51		10
100/2	34		17		47		11
10/2	38		18		54		10
10/2	41		19		55		10	
10/1	42		18		51		10
10/1	39		18		54		9
1/1		58		18		51		10
1/1		61		18		48		9
0/1		0		0		50		9
0/1		0		0		49		11
	 
StackBase - wl(rl)
100/10	35		17		51		10
100/10	35		17		50		13
10/10	34		15		48		10
10/10	34		15		49		9
100/2	35		17		50		9
100/2	33		17		53		10
10/2	40		17		49		12
10/2	38		17		51		10
10/1	38		18		50		10
10/1	39		18		54		10
1/1		50		16		52		9
1/1		48		16		49		10
0/1		3		3		48		9
0/1		3		4		55		10

StackBase wl (rl wl)
100/10	41		18		27		6
100/10	40		19		27		5
10/10	36		15		25		5
10/10	32		15		24		5
100/2	38		18		25		6
100/2	38		18		26		5
10/2	44		18		25		5
10/2	44		19		25		5
10/1	43		18		24		5
10/1	41		17		26		7
1/1		49		16		27		6
1/1		51		16		25		5
0/1		3		3		27		5
0/1		3		3		26		5

DEBUG
StackBase - no nesting
100/10	47		35		50		11		11		13
100/10	46		34		50		12		10		12
10/10	52		33		44		9		12		13
10/10	50		34		48		10		12		13
100/2	48		46		48		11		11		14
100/2	46		34		48		10		11		13
10/2	57		38		51		10		13		15
10/2	53		34		49		10		12		13
10/1	53		36		49		10		12		13
10/1	52		35		51		10		12		13
1/1		77		36		57		10		13		14
1/1		67		31		46		10		13		12
0/1		0		0		53		10		0		0
0/1		0		0		51		10		0		0
	 
StackBase - wl(rl)
100/10	52		37		47		10		12		14
100/10	52		37		58		14		12		14
10/10	61		34		51		9		17		15
10/10	52		37		48		10		14		17
100/2	51		37		49		10		12		14
100/2	53		39		50		12		13		15
10/2	58		37		47		10		14		15
10/2	59		38		49		10		13		15
10/1	62		41		47		10		15		16
10/1	58		38		50		10		14		15
1/1		69		33		44		9		16		15
1/1		73		32		49		9		18		15
0/1		3		3		59		11		0		0
0/1		3		3		52		10		0		0

StackBase wl (rl wl)
100/10	58		38		26		6		13		14
100/10	51		36		27		7		12		14
10/10	55		32		23		5		14		14
10/10	58		34		26		6		16		15
100/2	53		38		25		7		13		14
100/2	59		36		26		6		15		14
10/2	56		34		27		6		13		13
10/2	58		35		24		6		14		14
10/1	58		35		25		5		14		13
10/1	57		25		23		5		14		13
1/1		64		29		26		6		14		13
1/1		61		31		24		5		15		14
0/1		3		3		22		5		0		0
0/1		3		3		26		6		0		0
